rwhn.net
相关文档
当前位置:首页 >> vErilog unDEF >>

vErilog unDEF

1、语法 声明: parameter xx = yy; `define XX YY 使用: xx `XX 2、作用域 parameter 作用于声明的那个文件;`define 从编译器读到这条指令开始到编译结束都有效,或者遇到`undef命令使之失效。 如果想让parameter或`define作用于整个项目,可...

1. 将Verilog和VHDL语言高亮的代码分别保存为文件Verilog.uew和VHDL.uew,并将其放在ultraedit15.0安装目录中的wordfiles文件夹下; wordfiles的默认路径是: C:\Documents and Settings\(电脑用户名)\Application Data\IDMComp\UltraEdit\wor...

网站首页 | 网站地图
All rights reserved Powered by www.rwhn.net
copyright ©right 2010-2021。
内容来自网络,如有侵犯请联系客服。zhit325@qq.com